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Digital system designers nowadays facing the challenge of need to come out 
new design or improved design fast such as IP core or interface system that will be 
embedded into System-On-Chip. Rapid prototyping requires platform for development 
design and testing of any digital system. A platform that is flexible to fine tune where 
the source code or the internal design is visible and accessible by designer is preferable 
to increasing the opportunity for design exploration. Technology leading company 
such as Intel, Altera, and Xilinx have these platform ready but with limited access to 
internal design and source code as it is their company IP and trade secret. 
 
Currently most digital system was design and implemented on FPGA before 
goes into production. The design in hardware description language like Verilog HDL 
was compiled into physical netlists using compiler tools such as Synopsys, Altera 
Quartus II and consume by the FPGAs, thereby reducing the design cycle while 









Rekaan sistem digital hari kini menghadapi cabaran kritikal disebabkan dunia 
reka bentuk dalam era baru ini mengunakan cara IP untuk membentuk sistem baharu 
dengan secepat mungkin dalam bentuk SOC. Prototaip perlu dibentuk secepat 
mungkin untuk membolehkan kajian, eksperimen dan analisis dijalankan untuk sistem 
baru. Sebuah platform yang fleksibel untuk diubahsuai di mana kod wujud dan boleh 
diakses adalah keperluan untuk memudah and mempercepatkan proses mencipta 
sistem digital baru. Syarikat teknologi terkemuka seperti Intel, Altera, dan Xilinx 
mempunyai platform ini bersedia tetapi dengan akses terhad kepada reka bentuk 
dalaman dan kod kerana ia adalah rahsia perniagaan. 
 
Pada masa kini kebanyakan ciptaan sistem digital baru melalui FPGA sebelum 
ke pengeluaran sebenar. Reka bentuk dalam kod bahasa seperti Verilog HDL 
menggunakan program seperti Synopsys, Altera Quartus II dan keluaran alat-alat ini 
diguna oleh FPGAs , ini akan mengurangkan kitaran reka bentuk di samping 
meningkatkan peluang untuk penerokaan reka bentuk baru. 
 
